MOS 晶體管正在按比例縮小，以最大限度地提高其在集成電路內(nèi)的封裝密度。這導(dǎo)致氧化層厚度的減少，進(jìn)而降低了 MOS 器件的閾值電壓。在較低的閾值電壓下，泄漏電流變得很大，并有助于功耗。這就是為什么我們必須了解 MOS 晶體管中各種類(lèi)型的泄漏電流的原因。
MOS晶體管結(jié)構(gòu)由金屬、氧化物和半導(dǎo)體結(jié)構(gòu)（因此，MOS）組成。
考慮具有 p 襯底和 n+ 擴(kuò)散阱作為漏極和源極端子的 NMOS 晶體管。氧化層由SiO 2制成并生長(zhǎng)在漏極和源極之間的溝道上。柵極端子由n+摻雜的多晶硅或鋁制成。
在無(wú)偏置條件下，漏極/源極和襯底界面處的 pn 結(jié)是反向偏置的。晶體管的能帶圖如圖2所示。
圖 2. 無(wú)偏 NMOS 晶體管的能帶圖
如您所見(jiàn)，金屬、氧化物和半導(dǎo)體的費(fèi)米能級(jí)相互對(duì)齊。由于氧化物-半導(dǎo)體界面處的電壓降，Si 能帶存在彎曲。內(nèi)建電場(chǎng)的方向是從金屬到氧化物再到半導(dǎo)體，電壓降的方向與電場(chǎng)的方向相反。
這種電壓降是由于金屬和半導(dǎo)體之間的功函數(shù)差異而發(fā)生的（部分電壓降發(fā)生在氧化物上，其余部分發(fā)生在 Si-SiO 2界面上）。功函數(shù)是電子從費(fèi)米能級(jí)逃逸到自由空間所需的能量。
積累
接下來(lái)，假設(shè)柵極有負(fù)電壓，源極的漏極和襯底接地。由于負(fù)電壓，基板中的空穴（多數(shù)載流子）被吸引到表面。這種現(xiàn)象稱(chēng)為積累。襯底中的少數(shù)載流子（電子）被推回深處。對(duì)應(yīng)的能帶圖如下。
圖 3.柵極端負(fù)電壓 NMOS 晶體管的能帶圖
由于電場(chǎng)的方向是從半導(dǎo)體到氧化物再到金屬，所以能帶向相反方向彎曲。此外，請(qǐng)注意費(fèi)米能級(jí)的變化。
耗盡和耗盡區(qū)
或者，考慮柵極電壓剛好大于零。空穴被排斥回基板中，并且通道耗盡了任何移動(dòng)電荷載流子。這種現(xiàn)象稱(chēng)為耗盡，并創(chuàng)建了比無(wú)偏條件更寬的耗盡區(qū)域。
由于電場(chǎng)是從金屬到氧化物再到半導(dǎo)體，所以能帶向下彎曲。
表面反轉(zhuǎn)
如果進(jìn)一步增加?xùn)艠O處的正電壓，則襯底中的少數(shù)載流子（電子）被吸引到溝道表面。這種現(xiàn)象稱(chēng)為表面反轉(zhuǎn)，而表面剛好反轉(zhuǎn)的柵極電壓稱(chēng)為閾值電壓 (V th )。
電子在源極和漏極之間形成一個(gè)傳導(dǎo)通道。如果隨后從零電位開(kāi)始增加漏極電壓，則漏極電流 (I d ) 開(kāi)始在源極和漏極之間流動(dòng)。能帶進(jìn)一步向下彎曲并在半導(dǎo)體-氧化物界面處彎曲。
〈烜芯微/XXW〉專(zhuān)業(yè)制造二極管，三極管，MOS管，橋堆等，20年，工廠(chǎng)直銷(xiāo)省20%，上萬(wàn)家電路電器生產(chǎn)企業(yè)選用，專(zhuān)業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以直接聯(lián)系下方的聯(lián)系號(hào)碼或加QQ/微信，由我們的銷(xiāo)售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹
聯(lián)系號(hào)碼：18923864027（同微信）
QQ：709211280